간단하게 말씀드리면 동일 웨이퍼에서 생산되는 미세공정차이이며 나노 수치가 감소할수록 동일웨이퍼에서 생산량은 늘어나며, 비례하여 성능도 좋아지는 추세입니다 물론 AMD,인텔같은 펩리스사의 칩설계능력이 뒷받침되어야하겠지만 현재까지 나노수치의 감소는 성능향상을 가지고 왔습니다
현재 3나노공정이 본격화되고 있는데 점점 공정단위가 전자수준까지 내려가면서 곧 한계에 도달할것으로 보고있으며, 앞으로는 칩설계와 공정최적화가 더욱 중요해지는것으로 알고 있습니다
3나노 공정은 전기회로 선폭이 3nm인 기술을 의미합니다. 선폭을 줄이는 기술로 반도체의 크기도 함께 줄일 수 있죠. 나노공정을 끝없이 향상할 수 있는 것은 아닙니다. 선폭을 줄여 전기회로를 만들 때 우리가 컨트롤 할 수 있는 제한적인 경계가 존재합니다. 얇게 만들었는데 전류가 흐르지 않을 수도 있기 때문이죠. 또한 3nm이하의 작은 전기회로 선폭으로 만든 트렌지스터가 잘 작동 안 할 수도 있습니다. 전류는 흐르지만 제어가 안돼 과전류를 유발할 수도 있죠. 이러한 이유와 기술적인 요소로 끝없이 개발되는것은 사실 불가능합니다.